【発明の名称】 電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ 回路

【発明の背景】

本発明は、電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路に関し、特に高周波通信機器又はスイッチ回路に使用される電界効果型トランジスタに関する。

携帯電話に代表される高周波通信機器において、アンドープのチャネル層の上に、 n型不純物をドープした電子供給層を用いた変調ドープ型電界効果トランジスタ(MODFET: Modulation Doped Field Effect Transistor)が広く用いられている。

従来より、MODFETのチャネル層には電子移動度が大きいヒ化インジウムガリウム (InGaAs)が用いられ、電子供給層にはInGaAsよりもバンドギャップが大き い材料であるヒ化アルミニウムガリウム(AIGaAs)が用いられている。

しかしながら、AIGaAsは界面準位密度が大きい材料であるため、界面準位に電子がトラップされてMODFETの電流密度を増大することが困難となる。具体的には、電子供給層の表面に形成される界面準位は、電子を捕捉して電子供給層の表面に保持するトラップとして働き、このトラップに捕捉された電子の負電荷がチャネル領域の空乏層を狭窄する。この空乏層が狭窄される現象によって、高周波信号をゲートに印加した際の最大電流密度が、直流を印加した場合と比べて大幅に減少するという、いわゆるドレイン電流の周波数分散が生じてしまう。

このような問題に対して、電子供給層を構成する材料にAIGaAsに代えてリン化インジウムガリウム (InGaP) を用いることにより、電子供給層に生じるトラップを低減し、電界効果型トランジスタの電流密度の増大が可能となる (例えば、特開昭63-228763号公報を参照)。

図7は、電子供給層にInGaPを用いる従来のMODFET断面構成を示している。 図7に示すように、GaAsからなる化合物半導体基板101の上には、アンドープのGaAsからなるバッファ層102と、n型不純物がドープされたAIGaAsからなるバリア層103と、アンドープのIno.2Gao.8Asからなるチャネル層104と、n型不純物がドープされたInGaPからなる電子給層105と、該電子供給層105を露出する開口部が形成され且つn型不純物がドープされたGaAsからなるキャップ層107と が順次積層されている。キャップ層107の開口部に露出した電子供給層105の上には、ショットキー接合によりゲート電極108が形成されている。またキャップ層107上には、ソース電極109及びドレイン電極110が形成されている。

In GaPは、AIGaAsと比べて界面準位密度が小さい材料であるため、キャップ層107の開口部に露出した電子供給層105の界面準位を低減することができるので、高周波信号を印加したときの最大電流密度を高めることができる。

ところで、従来のMODFETにおいて、通常用いられている化合物半導体の製造方法によりInGaPからなる半導体層(InGaP層)を結晶成長すると、III 族原子層において、Ga原子とIn原子とが同一面内で交互に配列した自然超格子が形成される。

近年、例えば、特許文献2に記載されているように、自然超格子構造を破壊してIII 族原子層におけるGa原子とIn原子との配列を無秩序化したInGaP層を形成する方法が知られており、このような自然超格子を破壊してInGaPを用いることにより、InGaP層と他の半導体層との界面抵抗が低減された電界効果型トランジスタが開発されている。

しかしながら、前記従来のMODFETによると、ゲート電極108をInGaPからなる電子供給層105とのショットキー接合により形成しているため、ゲート電極108のドレイン電極110に対する逆方向耐圧が、電子供給層105にAIGaAsを用いた場合よりも低下してしまうことが実験的に知られている。

このように、前記従来のMODFETは、InGaPを用いて高周波信号印加時の最大電流密度の向上を図ると、InGaPの材料的な制約によりゲート耐圧が低下してしまうため、最大電流密度の向上とゲート耐圧の向上とを両立することが困難であるという問題を有している。

【発明の概要】

本発明は、前記従来の問題を解決し、電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立できるようにすることを目的とする。

前記の目的を達成するため、本発明は、ショットキー層の上部に自然超格子が破壊され 且つ厚さが所定値以下のInGaP層を設ける構成とする。

具体的に本発明に係る電界効果型トランジスタは、キャリアが走行する第1の化合物半 導体層(チャネル層)と、第1の化合物半導体層の上に形成され、第1の化合物半導体層 にキャリアを供給する第2の化合物半導体層(キャリア供給層)と、第2の化合物半導体層の上に形成された第3の化合物半導体層(ショットキー層)と、第3の化合物半導体層の上に形成され、第3の化合物半導体層とショットキー接合するゲート電極とを備え、第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

本発明の電界効果型トランジスタによると、第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊されたリン化インジウムガリウム(In GaP)を含むため、第3の化合物半導体層における界面準位密度を低減して最大電流密度を向上することができる。その上、第3の化合物半導体層に含まれるリン化インジウムガリウムの厚さが所定値以下に設定されているため、ゲート電極の耐圧が向上する。これは、第3の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムを含めない状態から、リン化インジウムガリウムの厚さを増大させるのに伴って、ゲート電極の耐圧がまず急激に増大し、その後徐々に低下する傾向があるという本願発明者らの知見に基づく。従って、第3の化合物半導体層の上部に含める、自然超格子構造が破壊されたリン化インジウムガリウムの厚さを所定値以下に設定することにより、ゲート電極の耐圧が、第3の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムの厚さを所定値以下に設定することにより、ゲート電極の耐圧が、第3の化合物半導体層の上部に自然超格子構造が破壊されたリン化インジウムガリウムを形成しない場合と比べてその耐圧が大きくなる。

本発明の電界効果型トランジスタにおいて、第3の化合物半導体層に含まれるリン化インジウムガリウムの厚さは8nm以下であることが好ましい。このようにすると、ゲート電極の耐圧が、第3の化合物半導体層にリン化インジウムガリウムを含めない構成と比べでででででである。

本発明の電界効果型トランジスタにおいて、リン化インジウムガリウムが第3の化合物 半導体層の上部にのみ含まれる場合に、第3の化合物半導体層の下部はヒ化アルミニウム ガリウムからなることが好ましい。

本発明の電界効果型トランジスタにおいて、第2の化合物半導体層はヒ化アルミニウムガリウムからなることが好ましい。

本発明の電界効果型トランジスタは、第3の化合物半導体層の上にゲート電極を覆うように形成された低誘電率材料からなる保護膜をさらに備えていることが好ましい。このようにすると、低誘電率の保護膜により第3の化合物半導体層及びゲート電極が覆われるた

め、ゲート電極の寄生容量を低減することができる。また、第3の化合物半導体層の少なくとも上部は、酸化されにくい材料であるInGaPからなるため、低誘電率材料を用いても信頼性が低下することがない。

本発明の電界効果型トランジスタにおいて、低誘電率材料はベンゾシクロブテンであることが好ましい。

本発明に係る集積回路装置は、基板上に、電界効果型トランジスタ及び該電界効果型トランジスタと電気的に接続された受動素子が形成された集積回路を対象とし、電界効果型トランジスタは、キャリアが走行する第1の化合物半導体層と、第1の化合物半導体層の上に形成され、第1の化合物半導体層にキャリアを供給する第2の化合物半導体層と、第2の化合物半導体層の上に形成された第3の化合物半導体層と、第3の化合物半導体層の上に形成された第3の化合物半導体層と、第3の化合物半導体層の上に形成され、第3の化合物半導体層とショットキー接合するゲート電極とを有し、第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

本発明の集積回路装置によると、電界効果型トランジスタに本発明に係る電界効果型トランジスタを用いており、本発明に係る電界効果型トランジスタと受動素子とを1つの基板上に集積化することにより、電界効果型トランジスタにおける最大電流密度の向上とゲート電極の耐圧の向上とを同時に実現できるため、回路特性を飛躍的に向上させることができる。

本発明に係る第1のスイッチ回路は、ゲート電極、ドレイン電極及びソース電極を有し、 ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端がゲー ト電極と接続され他端が制御端子となる抵抗素子とを備えたスイッチ回路を対象とし、電 界効果型トランジスタは、キャリアが走行する第1の化合物半導体層と、第1の化合物半 導体層の上に形成され、第1の化合物半導体層にキャリアを供給する第2の化合物半導体 層と、第2の化合物半導体層の上に形成された第3の化合物半導体層と、第3の化合物半 導体層の上に形成され、第3の化合物半導体層とショットキー接合するゲート電極とを有 し、第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所 定値以下に設定されたリン化インジウムガリウムを含む。

また、本発明に係る第2のスイッチ回路は、それぞれが、ゲート電極、ドレイン電極及びソース電極を有し、ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端がゲート電極と接続され他端が制御端子となる抵抗素子とを備え、互いに

電気的に接続され複数のスイッチ回路を対象とし、各電界効果型トランジスタは、キャリアが走行する第1の化合物半導体層と、第1の化合物半導体層の上に形成され、第1の化合物半導体層にキャリアを供給する第2の化合物半導体層と、第2の化合物半導体層の上に形成された第3の化合物半導体層と、第3の化合物半導体層の上に形成され、第3の化合物半導体層とショットキー接合するゲート電極とを有し、第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

第1及び第2のスイッチ回路によると、本発明に係る電界効果型トランジスタを用いているため、オフ状態からオン状態への切り替えが十分に行えない不良(バースト不良)を防止できるので、良好なスイッチ特性を得ることができる。

【図面の簡単な説明】

図1は本発明の第1の実施形態に係る電界効果型トランジスタを示す構成断面図である。 図2は電界効果型トランジスタにおけるショットキー層の厚さとゲート耐圧との関係を 示すグラフである。

図3は本発明の第2の実施形態に係る電界効果型トランジスタを示す構成断面図である。 図4は本発明の第3の実施形態に係る集積回路装置を示す構成断面図である。

図5は本発明の第4の実施形態に係るスイッチ回路を示す回路図である。

図6は本発明の第4の実施形態の一変形例に係るスイッチ回路を示す回路図である。

図7は従来の電界効果型トランジスタを示す構成断面図である。

【発明の詳細な説明】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

図1は本発明の第1の実施形態に係る電界効果型トランジスタの断面構成を示している。図1に示すように、例えば、ヒ化ガリウム(GaAs)からなる化合物半導体基板11の上には、厚さが約500nmのヒ化アルミニウムガリウム(AIGaAs)からなるバッファ層12、厚さが約100nmのn型のAIGaAsからなるバリア層13、厚さが約15nmのアンドープのヒ化インジウムガリウム(InGaAs)からなるチャネル層14、厚さが約20nmのn型のAIGaAsからなるキャリア供給層15、厚さが約5n

mのアンドープのリン化インジウムガリウム(InGaP)からなり、InGaPにおける自然超格子が破壊されたショットキー層16及び厚さが約100nmでn型不純物がドープされたGaAsからなり、ショットキー層16の一部を露出する開口部を有するキャップ層17が順次積層されている。

ここで、自然超格子が破壊されたInGaPとは、そのIII 族原子層においてGa原子とIn原子とが不規則に配列した結晶構造を持つInGaPのことをいう。

一般に、InGaP層を結晶成長により形成すると、III 族原子層においてGa層とIn層とが交互に配列した自然超格子が形成されるが、InGaP層を低温で結晶成長することにより、自然超格子が破壊されたInGaP層を形成することができる。なお、以下の説明では、このような自然超格子が破壊されたInGaPを、無秩序配列(Disordered)のInGaPと呼ぶ。

キャップ層 1 7 の開口部に露出したショットキー層 1 6 の上には、チタンとアルミニウムとの積層膜(Ti/AI)により、ショットキー層 1 6 とショットキー接合するゲート電極 1 8 が形成されている。また、キャップ層 1 7 の上には、オーミック電極として、金ゲルマニウム(AuGe)系の合金からなるソース電極 1 9 及びドレイン電極 2 0 がそれぞれに形成されている。

なお、ゲート電極18を構成する材料はTi/AIに限られず、ショットキー層16とショットキー接合を形成する材料であればよく、例えば、チタン、白金及び金が積層された積層膜(Ti/Pt/Au)又はタングステンシリサイド(WSi)を用いることができる。

また、キャップ層17を構成する材料は、GaAsに限られず、例えばInGaAsを用いてもよい。キャップ層17を構成する材料にInGaAsを用いる場合、ソース電極19及びドレイン電極20を構成する材料に、AuGe系の合金に代えてTi/Pt/Auを用いることができる。

第1の実施形態の電界効果型トランジスタにおける各半導体層の具体的な組成として、例えば、チャネル層14を構成するInGaAsに、In。₂Ga。sAsを用い、キャリア供給層15を構成するAIGaAsに、Al。₂Ga。sAsを用い、ショットキー層16を構成するInGaPに、In。sGa。sPを用いる。また、キャリア供給層15には、ドーピング濃度が約4×10¹²cm⁻³のシリコン(Si)がプレーナドープされている。

なお、第1の実施形態においては、厚さが5nmのショットキー層16の全体を無秩序

配列のInGaPにより構成したが、これに限られない。例えば、無秩序配列のInGaPの厚さを3nmに設定した場合には、残りの2nmをAlGaAsにより形成する。また、無秩序配列のInGaPの厚さを7nmに設定した場合には、トランジスタのしきい値電圧Vthを決定するパラメータである、チャネル層14とゲート電極18との距離を変えないように、キャリア供給層15の厚さを2nmだけ減らす必要がある。

第1の実施形態に係る電界効果型トランジスタにおいて、AIGaAsからなるキャリア供給層15の上にInGaPからなるショットキー層16が設けられているため、ショットキー層16の界面準位密度が小さくされているので、周波数分散を抑制することができる。その結果、ゲート電極18に高周波信号を印加した場合においても高い最大電流密度を実現することができる。

さらに、第1の実施形態の特徴として、ショットキー層16の上部に厚さが0nmよりも大きく且つ10nm以下、ここでは5nmの無秩序配列のInGaPが形成されており、これにより、ゲート電極18の逆方向耐圧の向上が実現される。ここで、ゲート電極18の逆方向耐圧とは、ゲート電極18とドレイン電極20との電極間であって、ゲート電極18に印加される負電圧に対する耐圧をいう。

以下、ショットキー層16の厚さとゲート電極18の逆方向耐圧との関係について図面を参照しながら説明する。

図2は第1の実施形態に係る電界効果型トランジスタにおいて、ショットキー層16の上部に含めるInGaPの厚さとゲート電極18の逆方向耐圧との関係を実験に基づいて示している。図2において、横軸はショットキー層16の上部に含めるInGaPの厚さを表し、縦軸はゲート電極18の逆方向耐圧を表している。ここで、例えば、ショットキー層16におけるInGaPの厚さが0nmの場合は、ショットキー層16はAIGaAsのバルクからなっており、また、InGaPの厚さが10nmの場合は、ショットキー層16の上部に10nmの厚さのInGaPを含み、その残部はAIGaAsからなる。また、実線はショットキー層16の上部に含めるInGaPに無秩序配列InGaPを用いた第1の実施形態の電界効果型トランジスタを示し、破線は、比較用であって、ショットキー層16の上部に含めるInGaPに自然超格子構造のInGaPを用いた場合を示している。

図2に示すように、ショットキー層16の上部に含めるInGaPの厚さがOnmの場合、即ち、ショットキー層16をすべてAIGaAsにより形成した場合には、逆方向耐

圧は約12∨である。

図2において実線で示すように、無秩序配列のInGaPをショットキー層16の上部に含めた第1の実施形態に係る構成においては、ショットキー層16におけるInGaPの厚さが約2nmまで増大すると、逆方向耐圧が急激に増大し、その後、該InGaPの厚さが増大するにつれて、徐々に逆方向耐圧が低下して、InGaPの厚さが約8nmよりも大きくなると逆方向耐圧が約12Vよりも小さくなる。

一方、図2において破線で示すように、自然超格子のInGaPをショットキー層16の上部に含めた場合には、自然超格子のInGaPの厚さが約2nmまで増大すると、逆方向耐圧が急激に低下し、その後、自然超格子のInGaPの厚さが増大しても逆方向耐圧はほとんど変化しない。

図2から明らかなように、無秩序配列のInGaPをショットキー層16の上部に含めた第1の実施形態においては、ゲート電極18の逆方向耐圧が、ゲート電極18をAIGaAsからなるショットキー層16の上に形成した場合と比べて、ゲート電極18の逆方向耐圧が増大するような無秩序配列のInGaPの厚さが存在する。具体的には、ショットキー層16の上部に含める無秩序配列のInGaPの厚さが10nm以下、より好ましくは8nm以下であると、逆方向耐圧がゲート電極18をAIGaAsからなるショットキー層16の上に形成した場合と比べて大きくなる。

これに対し、自然超格子構造の In GaPをショットキー層 16の上部に含めた場合には、逆方向耐圧がゲート電極 18をAIGaAsからなるショットキー層 16の上に形成した場合と比べて増大することがない。

このように、ショットキー層16の上部に、厚さが0nmよりも大きく且つ8nm以下の無秩序配列のInGaPを含めることにより、逆方向耐圧がゲート電極18をAIGaAsからなるショットキー層16の上に形成した場合よりも大きくなる。

なお、第1の実施形態においては、キャリア供給層15を構成するAIGaAsにAL。2Ga。8Asを用い、ショットキー層16の上部に含めるInGaPにIn。6Ga。6Pを用いた場合について説明したが、各半導体層の組成及び不純物濃度を変更した場合においても、ゲート電極18の逆方向耐圧がゲート電極18をAIGaAsからなるショットキー層16の上に形成した場合よりも大きくなるように無秩序配列のInGaPの厚さを設定することが可能である。

即ち、各半導体層の組成及び不純物濃度を変更した場合においても、ショットキー層 1

6の上部に含めるIn GaPの厚さを増大させるのに伴って、ゲート電極18の逆方向耐圧はまず急激に増大してその後徐々に低下するという傾向があり、ショットキー層16の上部に含めるIn GaPの厚さが所定の値よりも大きくなると、逆方向耐圧はIn GaPを含めない場合の逆方向耐圧よりも小さくなる。従って、ショットキー層16の上部に含めるIn GaPの厚さを所定の値、即ち、逆方向耐圧がショットキー層16の上部にIn GaPを含めない場合の逆方向耐圧と同一となるときの厚さ以下に設定することにより、ゲート電極18の逆方向耐圧がゲート電極18をAIGaAsからなるショットキー層16の上に形成した場合よりも大きくなる。

以上説明したように、第1の実施形態によると、ショットキー層16の少なくとも上部に自然超格子が破壊された無秩序配列のInGaPを含ませ、該InGaP層の厚さを所定値以下に設定することにより、最大電流密度の向上と逆方向耐圧の向上とを両立することが可能となる。

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

図3は、本発明の第2の実施形態に係る電界効果型トランジスタの断面構成を示している。図3において、図1と同一の構成部材については同一の符号を付すことにより説明を省略する。

図3に示すように、化合物半導体基板11の上には、バッファ層12、バリア層13、チャネル層14、キャリア供給層15、ショットキー層16、キャップ層107が順次積層されている。キャップ層17のリセス開口部に露出したショットキー層16の上には、ショットキー電極であるゲート電極18が形成されており、ゲート電極18両側方に挟むキャップ層17の上には、オーミック電極としてのソース電極19及びドレイン電極20がそれぞれに形成されている。

キャップ層17の上には、ゲート電極18、ソース電極19及びドレイン電極20の上を含む全面にわたって、ベンゾシクロブテン(BCB)からなる保護膜21が設けられている。

なお、保護膜21を構成する材料は、BCBに限られず、例えばSiLK(ダウケミカル社の芳香族炭化水素ポリマー)、FSG(フッ素が添加されたシリコングラス)、ポーラスシリコン又は有機シロキサン等のSOG(spin on glass)等の低誘電率材料(いわゆるIow-k材料)を用いることができる。

一般に、ショットキー層 1 6 を被覆する保護膜 2 1 の材料として、耐湿性に優れた窒化シリコン (SiN) を用いる。これに対し、第 2 の実施形態においては、ショットキー層 1 6 が酸化されにくい材料である In Ga P からなるため、耐湿性に優れた材料を用いる必要がない。

即ち、第2の実施形態によると、ショットキー層16の上にSiN膜を形成しなくても電界効果型トランジスタの信頼性が低下しないため、SiNよりも比誘電率が小さい低誘電率材料を用いて保護膜21を形成することができるので、電界効果型トランジスタの寄生容量を低減することができる。

さらに、第2の実施形態においても、第1の実施形態と同様に、ショットキー層16が無秩序配列のInGaPからなり、その厚さが10nm以下に形成されているため、AIGaAsからなるショットキー層の上にゲート電極18を形成した場合と比べて、ゲート電極18の逆方向耐圧が向上した電界効果型トランジスタが実現されている。これにより、InGaPをショットキー層16に用いた電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立することが可能となる。

(第3の実施形態)

以下、本発明の第3の実施形態について図面を参照しながら説明する。

図4は本発明の第3の実施形態に係る集積回路の断面構成を示している。図4に示すように、例えばGaAsからなる化合物半導体基板30の上に、化合物半導体からなるエピタキシャル層31が結晶成長により形成されている。

基板30及びエピタキシャル層31上における符号32が示す領域には、第1の実施形態に係る電界効果型トランジスタと同一の構成を有する電界効果型トランジスタが形成されている。また、基板30上には、抵抗素子33と容量素子34とが集積されて、MMIC(モノリシックマイクロ波集積回路)が構成されている。

抵抗素子33は、例えばポリシリコン(PS)、タングステンシリサイドナイトライド(WSiN)又はニッケルクロム(NiCr)により構成されている。なお、ここでは、WSiN又はNiCrが特に好ましい。容量素子34は例えば、白金(Pt)からなる下部電極34a及び上部電極34c並びにそれらの間に挟まれた例えば窒化シリコン(SiN)からなる容量絶縁膜34bにより構成されている。

図4に示すように、電界効果型トランジスタ32のドレイン電極20は、抵抗素子33の一方の端子と、層間絶縁膜35の上に形成された金属配線36により電気的に接続されており、抵抗素子33の他方の端子は、容量素子34の下部電極34aと金属配線36により電気的に接続されている。

電界効果型トランジスタ32は、第1の実施形態で説明したように、最大電流密度の向上とゲート耐圧の向上とを共に実現できるため、最大電流密度と耐圧との積で決定されるパワー特性を改善することが可能となる。

従って、電界効果型トランジスタ32、抵抗素子33及び容量素子34を集積化したMMICは、優れた電気的特性を有するスイッチ回路を実現することができる。

なお、第3の実施形態に係る集積回路は、パワーアンプに適用しても優れた電 気的特性を有することはいうまでもない。

(第4の実施形態)

以下、本発明の第4の実施形態について図面を参照しながら説明する。

図5は本発明の第4の実施形態に係るスイッチ回路の構成を示している。図5に示すように、スイッチ回路40は、第1の実施形態と同一の構成を有する電界効果型トランジスタのゲート電極と接続された抵抗素子42とから構成されている。

抵抗素子42におけるゲート電極の反対側の端子は、直流電圧(直流バイアス)が印加される制御端子41と接続されている。

電界効果型トランジスタ40のソース電極は高周波信号の入力端子44と接続され、ドレイン電極は出力端子45と接続されている。

この構成により、公知のように、制御端子43に対して、電界効果トランジスタ41に設定されたしきい値電圧Vthよりも高い制御電圧を印加すると、入力端子44から入力される高周波信号は出力端子45に出力され、逆に、しきい値電圧Vthよりも低い制御電圧を印加すると、入力端子44から入力される高周波信号を出力されないようにすることができる。

このとき、第4の実施形態に係る電界効果型トランジスタ41は、ショットキー層の少なくとも上部に無秩序配列のInGaPを含むことにより、最大電流密度が向上しているため、ドレイン電流の周波数分散が抑制される。その結果、ス

イッチをオフ状態からオン状態に切りかえる時に発生する切り替え不良(バースト不良)を抑制することができる。

さらに、スイッチ回路の重要な特性である最大電力を増加させるには、電界効果型トランジスタ41のしきい値電圧Vthを浅く(絶対値で小さく)することが重要であるが、従来はしきい値電圧Vthを浅くするとパースト不良が発生するという課題があった。

しかしながら、第4の実施形態に係るスイッチ回路40を用いると、ショットキー層の上部に含まれる無秩序配列のInGaPの厚さを8nm以下に設定しているため、ゲート耐圧の向上が図られている。従って、しきい値電圧Vthを浅く設計した場合でも、バースト不良を確実に防止できるので、スイッチ回路40は極めて大きな高周波電力のスイッチングを行うことができる。

(第4の実施形態の一変形例)

以下、本発明の第4の実施形態の一変形例について図面を参照しながら説明する。

図6は本発明の第4の実施形態の一変形例に係るスイッチ回路の構成を示している。図6において、図5に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図5に示すように、スイッチ回路50は、第1のスイッチ回路40Aと第2のスイッチ回路40Bとからなり、第2のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bが、第1のスイッチ回路40Bがよりとグランド46との間にシャント接続されている。

スイッチ回路50において、第1のスイッチ回路40Aの第1の制御端子本3 Aには電界効果型トランジスタ42のしきい値電圧Vthよりも高い制御電圧を印加し、且つ、第2のスイッチ回路40Bの第2の制御端子43Bには電界効果型トランジスタ42のしきい値電圧Vthよりも低い制御電圧を印加することにより、入力端子44に入力された高周波信号は出力端子45に伝達されて、スイッチ回路50はオン状態となる。

これとは逆に、第1のスイッチ回路40Aの第1の制御端子43Aには電界効果型トランジスタ42のしきい値電圧Vthよりも低い制御電圧を印加し、且つ、第2のスイッチ回路40Bの第2の制御端子43Bには電界効果型トランジスタ42のしきい値電圧Vthよりも高い制御電圧を印加することにより、入力端子4

4に入力された高周波信号は出力端子 4 5 には伝達されず、スイッチ回路 5 0 はオフ状態となる。

このように、各制御端子43A、43Bに印加する制御電圧によりスイッチ回路50のオン状態及びオフ状態を制御する際に、第1の実施形態に係る電界効果型トランジスタと同一の構成を有する電界効果型トランジスタ42を用いているため、ドレイン電流の周波数分散に起因するバースト不良を防止できるので、2組の電界効果型トランジスタ42のオン状態とオフ状態との切り替えを確実に行うことができる。その結果、極めて良好なスイッチ特性を実現することができる。なお、第4の実施形態において説明したスイッチ回路40を複数個接続することにより実現可能な、1入カ2出力のいわゆるSPDT(Single-Pole Double-Throw)又は2入カ2出力のDPDT(Double-Pole Double-Throw)等の極めて多様なスイッチ回路に、本発明を適用可能であることはいうまでもない。

本発明に係る電界効果型トランジスタ並びにそれを用いた集積回路装置及びスイッチ回路は、ショットキー電極の逆方向耐圧が向上し、さらに本発明に係る電界効果型トランジスタをスイッチ回路に適用することにより、該スイッチ回路におけるバースト不良を防止するという効果を有し、高周波通信機器又はスイッチ回路等の分野に有用である。

【クレーム】

1. 電界効果型トランジスタは、

キャリアが走行する第1の化合物半導体層と、

前記第1の化合物半導体層の上に形成され、前記第1の化合物半導体層にキャリアを 供給する第2の化合物半導体層と、

前記第2の化合物半導体層の上に形成された第3の化合物半導体層と、

前記第3の化合物半導体層の上に形成され、前記第3の化合物半導体層とショットキー接合するゲート電極とを備え、

前記第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

2. クレーム1において、

前記第3の化合物半導体層に含まれるリン化インジウムガリウムの厚さは8nm以下である。

3. クレーム1において、

前記リン化インジウムガリウムが前記第3の化合物半導体層の上部にのみ含まれる場合に、前記第3の化合物半導体層の下部はヒ化アルミニウムガリウムからなる。

4. クレーム1において、

前記第2の化合物半導体層はヒ化アルミニウムガリウムからなる。

5. クレーム 1 の電界効果型トランジスタは、

前記第3の化合物半導体層の上に前記ゲート電極を覆うように形成された低誘電率材料からなる保護膜をさらに備えている。

6. クレーム5において、

前記低誘電率材料はベンゾシクロブテンである。

7. 集積回路装置は、

基板上に、電界効果型トランジスタ及び該電界効果型トランジスタと電気的に接続された受動素子が形成された集積回路であって、

前記電界効果型トランジスタは、

キャリアが走行する第1の化合物半導体層と、

前記第1の化合物半導体層の上に形成され、前記第1の化合物半導体層にキャリアを 供給する第2の化合物半導体層と、 前記第2の化合物半導体層の上に形成された第3の化合物半導体層と、

前記第3の化合物半導体層の上に形成され、前記第3の化合物半導体層とショットキュー接合するゲート電極とを有し、

前記第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

8. スイッチ回路は、

ゲート電極、ドレイン電極及びソース電極を有し、前記ドレイン電極及びソース電極 が入出力端子となる電界効果型トランジスタと、一端が前記ゲート電極と接続され、他 端が制御端子となる抵抗素子とを備えたスイッチ回路であって、

前記電界効果型トランジスタは、

キャリアが走行する第1の化合物半導体層と、

前記第1の化合物半導体層の上に形成され、前記第1の化合物半導体層にキャリアを 供給する第2の化合物半導体層と、

前記第2の化合物半導体層の上に形成された第3の化合物半導体層と、

前記第3の化合物半導体層の上に形成され、前記第3の化合物半導体層とショットキー接合するゲート電極とを有し、

前記第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

9. スイッチ回路は、

それぞれが、ゲート電極、ドレイン電極及びソース電極を有し、前記ドレイン電極及びソース電極が入出力端子となる電界効果型トランジスタと、一端が前記ゲート電極と接続され、他端が制御端子となる抵抗素子とを備え、互いに電気的に接続され複数のスイッチ回路であって、

前記各電界効果型トランジスタは、

キャリアが走行する第1の化合物半導体層と、

前記第1の化合物半導体層の上に形成され、前記第1の化合物半導体層にキャリアを 供給する第2の化合物半導体層と、

前記第2の化合物半導体層の上に形成された第3の化合物半導体層と、

前記第3の化合物半導体層の上に形成され、前記第3の化合物半導体層とショットキー接合するゲート電極とを有し、

前記第3の化合物半導体層は、その少なくとも上部に自然超格子が破壊され且つ厚さが所定値以下に設定されたリン化インジウムガリウムを含む。

【アブストラクト】

化合物半導体基板の上には、アンドープのInGaAsからなるチャネル層、n型AIGaAsからなキャリア供給層、自然格子構造を有していない無秩序配列(Disordered)のInGaPからなるショットキー層及びGaAsからなるキャップ層が順次積層されている。ショットキー層におけるキャップ層の間に露出した部分上には、ゲート電極が形成されており、キャップ層の上にはソース電極及びドレイン電極が形成されている。ショットキー層の厚さは約8nm以下に設定され、これにより、ゲート電極の逆方向耐圧がAIGaAsからなるショットキー層の場合と比べて大きくなる。